PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-344395

(43)Date of publication of application: 30.11.1992

(51)Int.CI.

G11C 11/419 G11C 11/41

(21)Application number: 03-115129

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

21.05.1991

(72)Inventor: ISHIZAKI OSAMU


MATSUO RYUICHI KOSUGI RYUICHI

(54) SEMICONDUCTOR STORAGE DEVICE

(57)Abstract:

PURPOSE: To shorten a reading period of the semiconductor storage device.

CONSTITUTION: A bit line loading section 5 connected to the other ends of a bit line pair BL and a bar BL is constituted of N transistors Q21 and Q22, for the transistor Q21 its gate and drain are connected to a power source Vcc(around 5V) and the source is connected to a bit line BL. On the other hand, for the transistor Q22 its gate and drain are connected to a power source Vcc and the source is connected to a bit line bar BL. Then, the threshold voltages VTH 1 of the transistors Q21 and Q22 are set at voltages (around 1.0V) higher than the usual threshold voltage VTH(around 0.5V) of an N channel transistor. The potentials of one end(I/O line) and the other end(bar I/O line) of a current mirror type sense amplifier 3 are precharged in an optimum sensitivity area and the reading period is shortened by operating the above-mentioned sense amplifier at a high speed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-344395

(43)公開日 平成4年(1992)11月30日

(51) Int.Cl. ⁵	識別記号	庁内整理番号	FΙ	技術表示箇所
G11C 11/419				
11/41		7000 ET	2112	44 (0)
		7323-5L 7323-5L	GIIC	11/34 . 3 1 1
		1323-3L		M
			:	審査請求 未請求 請求項の数1(全 8 頁)
(21)出願番号	特顧平3-115129		(71)出願人	000006013
				三菱電機株式会社
(22) 出願日	平成3年(1991)5月21日			東京都千代田区丸の内二丁目2番3号
			(72)発明者	石崎 統
				兵庫県伊丹市瑞原4丁目1番地 三菱電機
				株式会社北伊丹製作所内
			(72)発明者	松尾龍一
				兵庫県伊丹市瑞原4丁目1番地 三菱電機
			(50) Martine	株式会社北伊丹製作所内
			(72)発明者	小杉龍一
				兵庫県伊丹市瑞原4丁目1番地 三菱電機
			(74) (ATH 1	株式会社北伊丹製作所内
			(/4)代理人	弁理士 高田 守 (外1名)


(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【目的】 読み出し期間の短縮を図った半導体記憶装置を得る。

【構成】 ビット線対BL, バーBLの他端に接続されるビット線ロード部5は、NチャネルトランジスタQ21及びQ22から構成され、トランジスタQ21はゲートとドレインとが電源Vcc(5V程度)に接続され、ソースはビット線BLに接続される。一方、トランジスタQ22はゲートとドレインとが電源Vccに接続され、ソースはピット線パーBLに接続される。そして、トランジスタQ21及びQ22の関値電圧VTHは通常のNチャネルトランジスタの関値電圧VTH(0.5V程度)より大きい関値電圧(1.0V程度)に設定される。

【効果】 カレントミラー型センスアンプの一方端 (I / 〇線) と他方端 (パー I / 〇線) の電位を最適感度領域でプリチャージし、該センスアンプを高速に動作させることにより、読み出し期間を短縮することができる。



1

【特許請求の範囲】

【請求項1】 データを記憶するメモリセルと、読み出 し時に、選択された前記メモリセルに電気的に接続され ることにより、該メモリセルの記憶内容に基づき、その 一方と他方との間に電位差が生じるビット線対と、読み 出し時に、一方端及び他方端がそれぞれ前記ピット線対 の一方及び他方に電気的に接続され、前記一方端と前記 他方端との電位差を増幅して読み出しデータを出力する カレントミラー型センスアンプと、前記ピット線対に接 続され、読み出し時に、前記カレントミラー型センスア 10 ンプの前記一方端及び前記他方端の電位が、前記カレン トミラー型センスアンプの最適感度領域に近づくよう に、前記ピット線対のプリチャージ電位設定を行うピッ ト線ロード部とを備えた半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は読み出し時間の短縮化 を図った半導体記憶装置に関する。

[0002]

【従来の技術】図6は従来のSRAMの基本構成を示す 回路図である。同図に示すように、高抵抗負荷型のメモ リセル1が、高抵抗付加索子である抵抗R1, R2及び ドライパートランジスタであるNチャネルトランジスタ Q1, Q2から構成される。メモリセル1内の電源,接 地間において、直列に接続された抵抗R1及びトランジ スタQ1が介揮されるとともに、直列に接続された抵抗 R2及びトランジスタQ2が介揮される。そして、抵抗 R1、トランジスタQ1間のノードN1がトランジスタ Q2のゲートに接続され、抵抗R2,トランジスタQ2 間のノードN2がトランジスタQ1のゲートに接続され 30 る。

【0003】このように構成することにより、一度メモ リセル1にデータが書き込まれると、次に書き込まれる までメモリセル1内のノードN1とノードN2とで互い に反転した論理出力が現れ、メモリセル1はスタティッ クにデータを記憶することができる。

【0004】メモリセル1のノードN1は、アクセスト ランジスタであるNチャネルトランジスタQ3を介して ビット線BLに接続され、ノードN2はアクセストラン ジスタであるNチャネルトランジスタQ4を介してピッ ト線パーBLに接続される。そして、これらのピット線 BL及びピット線パーBLにより1組のピット線対B L. パーBLを構成する。なお、トランジスタQ3及び Q4のゲートにはワード線WLが接続される。

【0005】ピット線対BL、パーBLそれぞれの一端 はトランスファゲート部2のNチャネルトランジスタQ 5, Q6を介してI/O線対I/O,パーI/Oに接続 される。なお、トランジスタQ5及びQ6のゲートには コラム信号線CLが接続される。

トミラー型センスアンプ3が介挿される。カレントミラ 一型センスアンプ3はPチャネルトランジスタQ7. Q 8及びNチャネルトランジスタQ9, Q10からなり、 電源、接地間において、直列に接続されたトランジスタ Q7及びQ9を介揮するとともに、直列に接続されたト ランジスタQ8及びQ10を介揮する。そして、トラン ジスタQ7及びQ8のゲート並びにトランジスタQ7、 Q9間を共通に接続することにより、カレントミラーを 構成する。

【0007】そして、トランジスタQ8、Q10間に、 読み出しデータ出力用のリードデータ線RDLが接続さ れ、センス用の一方端であるトランジスタQ9のゲート に I / O線 I / Oが接続され、センス用の他方端である トランジスタQ10のゲートにI/O線パーI/Oが接 続される。このように構成することにより、カレントミ ラー型センスアンプ3は一方端と他方端にそれぞれ印加 される電圧の電位差を検出して、その増幅値を読み出し データとして、リードデータ線RDLから出力する。

【0008】一方、ビット線対BL、バーBLの他端は ビット線ロード部4に接続される。ビット線ロード部4 は、ゲートとドレインに電源が接続されたNチャネルト ランジスタQ11及びQ12から構成され、トランジス タQ11のソースがピット線BLの他端に接続され、ト ランジスタQ12のソースがピット線パーBLの他端に 接続される。

【0009】図7は図6で示したSRAMの読み出し動 作を示す回路図である。以下、同図を参照して読み出し 動作の説明を行う。なお、図7はメモリセル1のノード N1がH(1)を、ノードN2がL(0)を記憶してい る場合、つまり、ノードN1にゲートが接続されるトラ ンジスタQ2がオンし、ノードN2にゲートが接続され るトランジスタQ1がオフする場合を示している。

【0010】あらかじめ(図7で示すメモリセル選択期 間 t 1以前)、ワード線をLにした状態でコラム信号線 CLを所定期間Hレベルにして、トランジスタQ5及び Q6をオンさせ、I/O線I/O、パーI/Oとピット 線対BL,パーBLとを電気的に接続することにより、 I/O線対I/O,パーI/Oの電位を(Vcc-2VT ED にプリチャージしておく。なお、VTHは、O. 5 V 40 程度のNチャネルトランジスタQ1~Q6、Q9~Q1 2 それぞれの閾値電圧を示す。つまり、 I / O線 I / O が閾値電圧VTHのトランジスタQ11及びQ5を介して ビット線ロード部4の電源に接続され、I/O線パーI /Oが閾値電圧VTHのトランジスタQ12及びQ6を介 してビット線ロード部4の電源に接続されることによ り、それぞれ(Vcc-2VTE)にプリチャージされる。 【0011】そして、メモリセル選択期間 t 1 におい て、ワード線WL及びコラム信号線CLを選択的にHレ ベルに立ち上げ、最終的にトランジスタQ3~Q6をオ 【0006】 I/Oの線対 <math>I/O,パーI/O間にカレン $\mathit{50}$ ンさせ、ビット線対BL,パーBLと選択されたメモリ

セル1とを電気的に接続するとともに、ピット線対B L,パーBLとI/O線I/O,パーI/Oとを電気的 に接続する。

【0012】メモリセル選択期間 t 1の終了後、ピット 線ロード部2から供給される電流が、ビット線パーB L, トランジスタQ4及びQ2を介して接地レベルに流 れるため、ピット線パーBLの電位は徐々に低下しはじ める。このとき、トランジスタQ1はオフしているた め、ピット線ロード部4からピット線BLを介して接地 レベルに電流が流れず、ピット線BLの電位は変化しな 10 610

【0013】そして、ビット線対BL、パーBLの重位 差が信号伝播遅延して、I/O線対I/O,パーI/O の電位差に現れはじめ、最終的にI/O線対I/O,バ ーI/Oの電位差がカレントミラー型センスアンプ3に て検出可能なレベルまで広がる。

【0014】その後のセンスアンプ読み出し期間 t2に おいて、カレントミラー型センスアンブ3の一方端及び 他方端にそれぞれ接続される I / O線 I / O及びパー I /Oの電位差を検出して増幅することにより、読み出し 20 データとしてリードデータ線RDLをHレベル (>V H)に立ち上げ、読み出し動作を完了する。

【0015】カレントミラー型センスアンプ3は、一般 的に、電源電圧Vccを5Vとすると、3~3.5V程度 に最適感度領域をもつ。したがって、図8に示すよう に、I/O線対I/O、パーI/Oのプリチャージ電位 を (Vcc-2 VTH-α (0. 5~1. 0 V程度)) の最 適感度領域近傍に設定すると、図6及び図7で示したS RAMに比べ、センスアンプ読み出し時間 t 2が短くな る。

[0016]

【発明が解決しようとする課題】従来のSRAM等の半 導体記憶装置は以上のように構成されており、読み出し 動作を、選択されたメモリセル1をピット線対に電気的 に接続し、メモリセル1の記憶内容に基づき生じるビッ ト線対BL、パーBL間の電位差をカレントミラー型セ ンスアンプ3に検出可能なレベルまで広げることにより 行っていた。

【0017】しかしながら、I/O線対I/O, バーI ており、このレベルはカレントミラー型センスアンプ3 の最適感度領域まで達しておらず、カレントミラー型セ ンスアンプ3は最適に動作しないため、センスアンプ説 み出し時間 t 2が必要以上に長くなり、読み出し時間が 遅くなるという問題点があった。

【0018】この発明は上記問題点を解決するためにな されたもので、読み出し時間の短縮化を図った半導体記 憶装置を得ることを目的とする。

[0019]

【課題を解決するための手段】この発明にかかる半導体 50 ット線対BL,パーBLとを電気的に接続する。その結

記憶装置は、データを記憶するメモリセルと、読み出し 時に、選択された前記メモリセルに電気的に接続される ことにより、該メモリセルの記憶内容に基づき、その一 方と他方との間に電位差が生じるビット線対と、読み出 し時に、一方端と他方端がそれぞれ前記ピット線対に電 気的に接続され、前記一方端と前記他方端との電位差を 増幅して読み出しデータを出力するカレントミラー型セ ンスアンプと、前記ピット線対に接続され、読み出し時 に、前記カレントミラー型センスアンプの前記一方端及 び前記他方端の電位が、前記カレントミラー型センスア ンプの最適感度領域に近づくように、前記ピット線対の プリチャージ電位設定を行うビット線ロード部とを備え て構成されている。

[0020]

【作用】この発明におけるピット線ロード部は、読み出 し時に、カレントミラー型センスアンプのセンス部であ る一方端及び他方端の電位が、カレントミラー型センス アンプの最適感度領域に近づくように、ビット線対のブ リチャージ電位設定を行うため、カレントミラー型セン スアンプは従来に比べ、高速にその一方端と他方端の電 位差を検知し増幅することができる。

[0021]

【実施例】図1はこの発明の第1の実施例であるSRA Mの基本構成を示す回路図である。同図に示すように、 ピット線対BL、パーBLの他端に接続されるピット線 ロード部5は、NチャネルトランジスタQ21及びQ2 2から構成され、NチャネルトランジスタQ21はゲー トとドレインとが電源Vcc (5 V程度) に接続され、ソ ースはピット線BLに接続される。一方、Nチャネルト ランジスタQ22はゲートとドレインとが電源Vccに接 続され、ソースはビット線パーBLに接続される。

【0022】そして、NチャネルトランジスタQ21及 びQ22の閾値電圧は他のNチャネルトランジスタQ1 ~Q6、Q9及びQ10の閾値電圧VTH(0.5V程 度) より大きい VTH1 (1.0 V程度) に設定される。 なお、他の構成は図6で示した従来例と同様であるため 説明は省略する。

【0023】図2は図1で示したSRAMの読み出し動 作を示すタイミング図である。以下、同図を参照して読 /Oのプリチャージは(Vcc-2VIH)の電位で行われ 40 み出し動作の説明を行う。なお、図2はメモリセル1の ノードN1がH(1)を、ノードN2がL(0)を記憶 している場合、つまり、ノードN1にゲートが接続され るトランジスタQ2がオンし、ノードN2にゲートが接 **続されるトランジスタQ1がオフする場合を示してい** る。

> 【0024】あらかじめ(図2で示すメモリセル選択期 間t1以前)、ワード線WLをしにした状態でコラム信 号線CLを所定期間Hレベルにして、トランジスタQ5 及びQ6をオンさせ、I/O線I/O,パーI/Oとピ

30

果、I/O線I/Oが閾値電圧VTH1のトランジスタQ 21及び閾値電圧VTHのQ5を介してピット線ロード部 4の電源に接続され、I/O線パーI/Oが閾値電圧V TH1 のトランジスタQ22及び閾値電圧VTHのQ6を介 してピット線ロード部4の電源Vccに接続されることに より、I/O線対I/O,パーI/Oの電位は3.5V 程度の(Vcc-VTH-VTH1) にプリチャージされる。

【0025】そして、メモリセル選択期間 t 1 におい て、ワード線WL及びコラム信号線CLを選択的にHレ ベルに立ち上げ、最終的にトランジスタQ3~Q6をオ 10 ンさせ、ビット線対BL, パーBLと選択されたメモリ セル1とを電気的に接続するとともに、ビット線対B L, バーBLとI/O線I/O, バーI/Oとを電気的 に接続する。

【0026】メモリセル選択期間 t 1の終了後、ビット 線ロード部6から供給される電流が、ビット線パーB L,トランジスタQ4及びQ2を介して接地レベルに流 れるため、ピット線パーBLの電位は徐々に低下しはじ める。このとき、トランジスタQ1はオフしているた め、ビット線ロード部4からビット線BLを介して接地 20 レベルに電流が流れず、ピット線BLの電位は変化しな 44

【0027】そして、ビット線対BL、パーBLの電位 差が信号伝播遅延して、I/O線対I/O,パーI/O の電位差に現れはじめる。そして、最終的にI/O線対 I/O、パーI/Oの電位差がカレントミラー型センス アンプ3にて検出可能なレベルまで広がる。

【0028】その後のセンスアンプ読み出し期間 t2′ において、カレントミラー型センスアンプ3がI/O線 対 I / O, パー I / Oの電位差を検出して増幅すること 30 により、読み出しデータとしてリードデータ線RDLを Hレベル (>VH) に立ち上げ、読み出し動作を完了す る。この時、I/O線対I/O,パーI/Oの電位が 3. 5 V程度と、ほぽカレントミラー型センスアンプ3 の最適感度領域でプリチャージされているため、カレン トミラー型センスアンプ3は高速に I/O線対間の電位 差の検出及び増幅動作を行い、比較的短時間でリードデ ータ線RDLをHレベルに立ち上げる。

【0029】このように、ピット線ロード部5のロード Q22の閾値電圧を、通常のNチャネルトランジスタよ りも大きく設定することにより、I/O線対I/O,パ ーI/Oのプリチャージ電位を従来より下げ、カレント ミラー型センスアンプ3の最適感度領域に近くする。し たがって、カレントミラー型センスアンプ3は高速に電 位差の検出及び増幅動作を行うことができるため、セン スアンプ読み出し時間 t 2′が短くなり、その結果、読 み出し時間の短縮化が図れる。

【0030】図3はこの発明の第2の実施例であるSR

に、ビット線対BL, パーBLの他端に接続されるビッ ト線ロード部6は、通常の閾値電圧VTHのNチャネルト ランジスタQ11, Q12, Q23及びQ24から構成 され、ゲートとドレインに電源が接続されたトランジス タQ11は、ゲート、ドレイン共通のトランジスタQ2 3を介してピット線BLに接続され、ゲートとドレイン に電源が接続されたトランジスタQ12はゲート、ドレ イン共通のトランジスタQ24を介してピット線パーB しに接続される。なお、他の構成は第1の実施例と同様 であるため説明は省略する。

【0031】図4は第2の実施例のSRAMの読み出し 動作を示すタイミング図である。同図に示すように、I **/〇線対 I /〇,パー I /〇のプリチャージは、 I /〇** 線I/Oが閾値電圧VTHのトランジスタのQ11、Q2 3 及びQ 5 を介してビット線ロード部6 の電源に接続さ れ、I/O線パーI/Oが閾値電圧VTHのトランジスタ Q12、Q24及びQ6を介してピット線ロード部6の 電源に接続されることにより行われ、I/O線対I/ O, パーI/Oは3. 5 V程度の (Vcc-3 VTE) にプ リチャージされる。なお、他の動作は図2で示した第1 の実施例の動作とほぼ同様であるため、説明は省略す

【0032】このように、第2の実施例のSRAMはビ ット線ロード部6のロードトランジスタを2段で直列に 構成することにより、I/O線対I/O、パーI/Oの プリチャージ電位を従来より下げ、ほぽカレントミラー 型センスアンプ3の最適感度領域にし、カレントミラー 型センスアンプ3に高速に電位差検出及び増幅動作を行 わせ、読み出し時間の短縮化を図っている。

【0033】図5はこの発明の第3の実施例であるSR AMの基本構成を示す回路図である。同図に示すよう に、ビット線対BL、パーBLの他端に接続されるビッ ト線ロード部7は、通常の閾値電圧VTHのNチャネルト ランジスタQ11, Q21, Q25及びQ26から構成 され、ゲートとドレインに電源が接続されたトランジス タQ21は、ゲートに電源が接続されたトランジスタQ 25を介してピット線BLに接続され、ゲートとドレイ ンに電源が接続されたトランジスタQ11はゲートに電 源が接続されたトランジスタQ623を介してピット線 トランジスタであるNチャネルトランジスタQ21及び 40 バーBLに接続される。なお、他の構成は第1の実施例 と同様であるため説明は省略する。

> 【0034】このように、構成しても第2の実施例同 様、「/〇線対「/〇、パー「/〇のプリチャージ電位 を従来より下げ、ほぼカレントミラー型センスアンプ3 の最適感度領域にし、カレントミラー型センスアンプ3 に高速に動作させることにより、読み出し時間の短縮化 を図ることができる。

【0035】なお、これらの実施例では、SRAMを例 に挙げたが、メモリセルの記憶データに基づきピット線 AMの基本構成を示す回路図である。同図に示すよう 50 対に電位差を生じさせ、該ビット線対の電位差をカレン 7

トミラー型センスアンプにより検出して増幅することに より読み出し動作を行うすべての半導体記憶装置におい て、この発明を適用することができる。

[0036]

【発明の効果】以上説明したように、この発明によれば、ピット線ロード部により、読み出し時に、カレントミラー型センスアンプの検出部である一方端及び他方端の電位が、カレントミラー型センスアンプの最適感度領域に近づくように、ピット線対のプリチャージ電位設定を行っており、カレントミラー型センスアンプは従来に 10比べ、高速に一方端と他方端の電位差を検出し増幅することができるため、カレントミラー型センスアンプによるセンス期間が短くなる分、読み出し期間を短縮することができる効果がある。

【図面の簡単な説明】

【図1】この発明の第1の実施例であるSRAMの基本 構成を示す回路図である。

【図2】第1の実施例のSRAMの読み出し動作を示す

タイミング図である。

【図3】この発明の第2の実施例であるSRAMの基本 構成を示す回路図である。

【図4】第2の実施例のSRAMの読み出し動作を示す タイミング図である。

【図5】この発明の第3の実施例であるSRAMの基本 構成を示す回路図である。

【図6】従来のSRAMの基本構成を示す回路図である。

10 【図7】図6で示したSRAMの読み出し動作を示すタイミング図である。

【図8】 理想的なSRAMの読み出し動作を示すタイミング図である。

【符号の説明】


1 メモリセル

2 トランスファゲート部


3 カレントミラー型センスアンプ

5, 6, 7 ピット線ロード部


[図1]




【図2】




-RDL








[図7]



【図8】



【手続補正審】

【提出日】平成3年11月14日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0009

【補正方法】変更

【補正内容】

【0009】図7は図6で示したSRAMの読み出し動作を示す9イミング</u>図である。以下、同図を参照して読み出し動作の説明を行う。なお、図7はメモリセル1のノードN1がH(1)を、ノードN2がL(0)を記憶している場合、つまり、ノードN1にゲートが接続されるトランジスタQ2がオンし、ノードN2にゲートが接

続されるトランジスタQ1がオフする場合を示している。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0010

【補正方法】変更

【補正内容】

【0010】あらかじめ(図7で示すメモリセル選択別始期間 t 1以前)、ワード線をLにした状態でコラム信号線CLを所定期間Hレベルにして、トランジスタQ5及びQ6をオンさせ、I/O線I/O,パーI/Oとピット線対BL,パーBLとを電気的に接続することにより、I/O線対I/O,パーI/Oの電位を(Vcc-2VTH)にプリチャージしておく。なお、VTHは、0.5V程度のNチャネルトランジスタQ1~Q6、Q9~Q12それぞれの関値電圧を示す。つまり、I/O線I/Oが関値電圧VTHのトランジスタQ11及びQ5を介してピット線ロード部4の電源に接続され、I/O線パーI/Oが関値電圧VTHのトランジスタQ12及びQ6を介してピット線ロード部4の電源に接続されることにより、それぞれ(Vcc-2VTH)にプリチャージされる。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0011

【補正方法】変更

【補正内容】

【0011】そして、メモリセル選択開始期間 t1において、ワード線WL及びコラム信号線CLを選択的にHレベルに立ち上げ、最終的にトランジスタQ $3\sim$ Q6をオンさせ、ピット線対BL、パーBLと選択されたメモリセル1とを電気的に接続するとともに、ピット線対BL、パーBLとI/O線I/O、パーI/Oとを電気的に接続する。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0012

【補正方法】変更

【補正内容】

【0012】メモリセル選択<u>開始</u>期間 t 1の終了後、ビット線ロード部2から供給される電流が、ビット線パーBL、トランジスタQ4及びQ2を介して接地レベルに流れるため、ビット線パーBLの電位は徐々に低下しはじめる。このとき、トランジスタQ1はオフしているため、ビット線ロード部4からビット線BLを介して接地レベルに電流が流れず、ビット線BLの電位は変化しな

41

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0024

【補正方法】変更

【補正内容】

【0024】あらかじめ(図2で示すメモリセル選択<u>開始期間 t 1以前)、ワード線WLをLにした状態でコラム信号線CLを所定期間Hレベルにして、トランジスタQ5及びQ6をオンさせ、I/O線I/O,パーI/Oとピット線対BL,パーBLとを電気的に接続する。その結果、I/O線I/Oが閾値電圧VTH1のトランジスタQ21及び閾値電圧VTHのQ5を介してピット線ロード部4の電源に接続され、I/O線パーI/Oが閾値電圧VTHのQ6を介してピット線ロード部4の電源Vccに接続されることにより、I/O線対I/O,パーI/Oの電位は3.5 V程度の(Vcc-VTH-VTH1)にプリチャージされる。</u>

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0025

【補正方法】変更

【補正内容】

【0025】そして、メモリセル選択<u>開始</u>期間 t 1 において、ワード線WL及びコラム信号線CLを選択的にHレベルに立ち上げ、最終的にトランジスタQ3~Q6をオンさせ、ビット線対BL,パーBLと選択されたメモリセル1とを電気的に接続するとともに、ビット線対BL,パーBLとI/O線I/O,パーI/Oとを電気的に接続する。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】 0026

【補正方法】変更

【補正内容】

【0026】メモリセル選択開始期間 t 1の終了後、ビット線ロード部6から供給される電流が、ビット線パーBL、トランジスタQ4及びQ2を介して接地レベルに流れるため、ビット線パーBLの電位は徐々に低下しはじめる。このとき、トランジスタQ1はオフしているため、ビット線ロード部4からビット線BLを介して接地レベルに電流が流れず、ビット線BLの電位は変化しない。